Home » NXP Semiconductors » P89LPC930/931

  P89LPC930/931 Prozessoren
  Auflisten & Vergleichen        
  Bauteil Familie Hersteller Core Variante Freq. Flash/ROM Package
 P89LPC931  LPC900  NXP Semiconductors 2-clock 80C51
 12MHz  8192  TSSOP28
 P89LPC930  LPC900  NXP Semiconductors 2-clock 80C51
 12MHz  4096  TSSOP28
  

Allgemeine Beschreibung

Die P89LPC930/931 sind Single-chip Mikrocontroller für Anwendungen, die hohe Integration, niedrige Kosten über einen weiten Leistungsbereich benötigen. Die P89LPC930/931 basieren auf einer leistungsfähigen Prozessorarchitektur, die Instruktionen in zwei oder vier Takten ausführt, sechsmal schneller als Standard 80C51 Bauteile. Viele Systemfunktionen wurden in die P89LPC930/931 integriert, um die Anzahl der Komponenten, Layoutfläche und Systemkosten zu reduzieren.

Leistungsmerkmale

  • Eine leistungsfähige 80C51 CPU liefert bei einer Arbeitsfrequenz von 18 MHz Instruktions-Zykluszeiten von 111 ns bis 222 ns für alle Instruktionen ausser Multiplikation und Division. Das ist die sechsfache Leistung einer Standard 80C51 bei gleicher Taktfrequenz. Eine niedrigere Taktfrequenz für die gleiche Leistung resultiert in weniger Stromverbrauch undreduzierter EMI.
  • VDD Betriebsbereich von 2.4 V bis 3.6 V mit 5 V toleranten I/O Pins (kann bis 5.5V betrieben werden).
  • 4 kB/8 kB Flash Programmspeicher (byte-weise löschbar), organisiert in 1 kB Sektoren und 64-byte Seiten.
  • Durch Byte-weises Löschen kann Programmspeicher als Datenspeicher genutzt werden.
  • Flashprogrammierung benötigt 2 ms.
  • Löschen des Flash Speichers in 2 ms.
  • 256-byte RAM Datenspeicher.
  • Zwei 16-bit Counter/Timer. Jeder Timer kann so konfiguriert werden, dass er einen Ausgang bei Timer Overflow toggled oder zu einem PWM Ausgang wird. .
  • Echtzeituhr, die auch als Systemtakt genommen werden kann.
  • Zwei analoge Komparatoren mit selektierbaren Eingängen und Referenzquellen.
  • Verbesserte UART mit fractional baudrate Generator, Erkennen von Breaks und Framing Errors, automatischer Adress-Erkennung.
  • 400 kHz byte-wide I2C-Bus Kommunikationsport.
  • SPI Kommunikationsport.
  • Acht Tastatur Interrupt Eingänge, plus zwei zusätzliche externe Interrupteingänge.
  • Vier Interrupt Prioritätsebenen.
  • Watchdog Timer mit separatem on-chip Oszillator benötigt keine externen Komponenten. Der Watchdog Prescaler kann aus acht Werten gewählt werden.
  • Active-LOW Reset kann von einem internen Reset getrieben werden. On-chip Power-on Reset ermöglicht den Betrieb ohne externe Reset Komponenten. Ein Reset Zähler und eine Unterdrückungsschaltung für Reset Störimpulse verhindert unechte und unvollständige Resets. Eine Software Resetfunktion ist ebenfalls verfügbar.
  • Unterspannungserkennung (Brownout detect) ermöglicht ein sanftes Herunterfahren des Systems bei Stromausfall. Kann optional auch als Interrupt konfiguriert werden.
  • Oszillatorfehler Erkennung. Watchdog Timer besitzt einen eigenen Oszillator auf dem Chip, womit er eine Oszillatorfehlererkennung ausführen kann.
  • Konfigurierbarer on-chip Oszillator mit Optionen für den Frequenzbereich und den RC Oszillator (vom Anwender wählbar durch programmierbare Konfigurationsbits im Flash). Die Option mit dem internen RC Oszillator (fertigungsmässig auf +- 1% kalibriert) ermöglicht Betrieb ohne externe Oszillator Komponenten. Oszillatoroptionen unterstützen Frequenzen von 20 KHz bis zur maximalen Frequenz von 18 MHz. Die RC Oszillator Option kann selektiert und feingetuned werden.
  • Programmierbare Konfigurationsoptionen für Port Ausgabe:
    • Quasi-bidirectional
    • Open drain
    • Push-pull
    • Input-only
  • Port ´input pattern match´ Erkennung. Port0 kann einen Interrupt erzeugen, falls der Wert der Pins mit einem programmierbaren Muster übereinstimmt oder nicht.
  • Zweiter Daten-Pointer.
  • Schmitt-Trigger Port Eingänge.
  • Alle Port Pins können LED betreiben (20 mA). Maximaler Gesamtstrom für die I/O ist 100 mA.
  • Kontrollierte Anstiegsgeschwindigkeit bei Port Ausgängen zur Reduktion von EMI. Ausgaben haben ungefähr 10 ns minimale Anstiegszeit.
  • Minimum 23 I/O Pins (28-pin Gehäuse). Bis zu 26 I/O Pins bei Nutzung der internen Oszillator und Reset Optionen.
  • Bei Selektierung der Option mit internem Oszillator und Reset werden zum Betreiben der P89LPC930/931 nur Power und Ground Verbindung benötigt.
  • Serielle Flash Programmierung erlaubt ein einfaches Programmieren des Bauteiles in der Produktion. Flash Security Bits verhindern das Auslesen von sensitiven Applikationsprogrammen.
  • In-Application Programming des Flash Programmspeichers ermöglicht, den Code in der laufenden Anwendung zu ändern.
  • Idle und zwei verschiedene Power-down Stromsparmodi. Verbessertes Reaktivieren aus dem Power-down Modus (ein LOW Interrupt input startet die Ausführung). Typischer Power-down Strom ist 1 uA (totaler Power-down mit deaktivierten Spannungskomperatoren).
  • 28-pin TSSOP Gehäuse.
  • Emulationsunterstützung.