LPC1311/13/42/43 sind auf ARM Cortex-M3 basierende Mikrocontroller für embedded Applikationen und bieten einen hohen Grad an Integration und niedrigen Stromverbrauch. ARM Cortex-M3 ist ein Core der nächsten Generation, der Systemerweiterungen wie verbesserte Debug Funktionen bietet und einen höheren Integrationsgrad an Supportblöcken.
LPC1311/13/42/43 operieren mit CPU Frequenzen von bis zu 70 MHz. Die ARM Cortex-M3 CPU besitzt eine 3-stufige Pipeline und nützt eine Harvard Architektur mit separaten lokalen Befehls- und Datenbussen und einem dritten Bus für Peripherie. Die ARM Cortex-M3 CPU enthält auch eine interne Prefetch Einheit, die spekulative Sprungverzweigungen unterstützt.
Die ergänzende Peripherie der LPC1311/13/42/43 besteht aus 32 kB Flash Speicher, bis zu 8 kB Datenspeicher, USB Einheit (nur LPC1342/43), eine fast mode plus I2C Schnittstelle, eine UART, vier universelle Timer und bis zu 42 general purpose I/O Pins (GPIO).
Hauptmerkmale
ARM Cortex-M3 Prozessor, läuft mit Frequenzen bis zu 70 MHz.
ARM Cortex-M3 built-in Nested Vectored Interrupt Controller (NVIC).
32 kB (LPC1343/13)/16 kB (LPC1342)/8 kB (LPC1311) on-chip Flash Programmspeicher. Verbesserter Beschleuniger für den Flash Speicher ermöglicht schnelle 70 MHz Operationen ohne Wait States.
In-System Programming (ISP) und In-Application Programming (IAP) via on-chip Bootloader Software.
Serielle Schnittstellen:
USB 2.0 full-speed Controller mit on-chip PHY (nur LPC1342/43).
UART mit fractional baud rate Generierung und Unterstützung für Modem, internem FIFO und RS-485/EIA-485.
SSP Controller mit FIFO and multi-Protokoll Fähigkeiten.
I2C-Bus Schnittstelle unterstützt die komplette I2C-Bus Spezifikation und Fast mode plus mit einer Datenrate von 1 Mbit/s mit mehrfacher Adresserkennung und Monitormodus.
Weitere Peripherie:
Bis zu 42 universelle I/O (GPIO) Pins mit konfigurierbaren pull-up/down Widerständen und einem neuen, konfigurierbarem open-drain Betriebsmodus.
Vier universelle Timer/Counter mit insgesamt vier Capture Eingängen und 13 Match Ausgängen.
Programmierbarer Watch Dog Timer (WDT).
System Tick Timer.
Zum Strom sparen hat jede Peripherie ihren eigenen Taktteiler.
Port mit seriellen Leitungen für Debug und Trace.
High-current Ausgangstreiber (20 mA) an einem Pin.
High-current sink Treiber (20 mA) an zwei Pins.
Drei Stromsparmodi: Sleep, Deep-sleep, und Deep power-down.
Integrierte PMU (Power Management Unit) zur Reduzierung des Stromverbrauchs während des Sleep, Deep-sleep und Deep power-down Modus.
Eine einzige 3.3 V Stromversorgung (2.0 V to 3.6 V).
10-bit ADC mit multiplexen der Eingänge an 8 Pins.
Alle GPIO Pins können als edge and level sensitive Interrupt Quellen genutzt werden.
Taktausgabefunktion mit Teiler, der Haupt-Oszillatortakt, IRC Takt, CPU takt, Watchdog Takt und den USB Takt reflektieren kann.
Reaktivieren des Prozessors aus dem Deep-sleep Modus durch Interrupts von diversen Peripheriefunktionen.
Spannungsabfall-Erkennung (Brownout) mit vier getrennten Schwellwerten für Interrupt und erzwungenem Reset.
Power-On Reset (POR).
Kristalloszillator mit einem Betriebsbereich von 1 MHz bis 25 MHz.
12 MHz interner RC Oszillator, getrimmt auf 1 % Genauigkeit, der auch optional als Systemtakt genommen werden kann.
PLL erlaubt CPU Operation bis zur maximalen CPU Taktrate, ohne einen hochfrequenten Kristall zu benötigen. Kann vom Haupt-Oszillator, dem internen RC Oszillator oder dem Watchdog Oszillator gespeist werden
Verfügbar in 48-pin LQFP Gehäuse und 33-pin HVQFN Gehäuse.
